検図 - ネット私物化

検図思想

先にピンアサインチェックから入った方が良いかも・・・
検図シートの順に実施すると、かぶる項目があるので、効率的な順で実施するのがよいかも

図面番号に誤りがないこと

図面名称に誤りがないこと

設計/製図にサインされていること

部品名、抵抗値、容量値の表示抜け、誤りがないこと

• R,C,Lに関しては型番だけでなく値も記載して置いた方が良い（型番に記載してある場合があるが、わかりづらいので

配線に誤りがないこと

• 分圧抵抗などから線を出す場合、誤った段から出していないか？
• 配線が途中で切れていないか？
• 未接続点がちゃんと付いているか？など

配線の接続点に誤りがないこと

• すべての交点にチェックを入れる

リレーの接点、励磁コイルの対応に誤りがないこと

• 図面に記載されている状態がどっちの状態(SET/RESET)なのか明記した方が良い
• 励磁電圧/電流に問題がないか？
• フライホイールダイオードは適切か？(SBDはダメ)
• 冗長で付いている場合は、片側動作でおかしなことにならないか？

IC入出力に誤りがないこと

• データシートでピンアサインを確認
• 周囲回路が合っているか？

コンポーネントへの供給電圧に誤りがないこと

• 複数電源を使用する場合は電源投入順番に問題はないか。ものによっては、投入順番によって壊れることがあるため。

飽和回路

• 定電流回路がある場合は飽和した場合に受け回路の入力定格を超えることがないか。
• 5Vクランプ回路が動作したとき、受け回路の定格を守れているか

追加として

1　温度係数の影響、特にVbe、セラコン、バンドギャップREF
2　温度係数　オフセットドリフト
3　最悪誤差　素子の最悪、温度の最悪、、の組み合わせ
4　抵抗やコンデンサの精度（誤差）が与える影響
5　ディレーティングの考え方
6　電源ON時の立ち上がり順番　場合により逆電圧かかるかも
7　電源ON時のトランジェント（インラッシュなど）
8　電源OFF時のトランジェント（電荷放電過程での電圧関係）
9　コンデンサのリプル電流負荷
10　グランドラインの共通インピ悪影響
11　FET　アバランシェ耐性
12　FET、CMOS　ゲートオープンにならないか
13　入力保護、ゲート保護
14　インピーダンスマッチング、ブロックごとの出力低インピ化
15　ファンアウト整合
16　OPアンプ　入出力の範囲、RtoR本当か、特に０V付近
17　OPアンプ　バッファー時unity gain stability
18　OPアンプ　物によりバイアス電流をきちんと流さないと動作しない（入力構造に注意）
19　OPアンプ　スルーレート妥当か、大は小をかねない
20　デジタル系もアナログと見立てて検討する（特に入出力部の構造）
21　フィードバックループ中の容量（位相余裕、ゲイン余裕）
22　ダイオード　逆回復するまでOKか
23　ダイオード　特にSBDで漏れ電流
24　ダイオード　発熱処理は
25　バイポーラTr　Ibcoの影響有無
26　バイポーラTr　オーバードライブ適切か
27　バイポーラTr　動作点の適切性、適度なFBGain
28　状態遷移時に遷移されていない回路部分の動作点の状態
29　状態遷移時のほったらかし
30　TTLとCMOSのレベル整合
31　ヒステリシスの適性
32　I/F仕様が基準書などで定まっている部分は、それを満たすか（インピや電圧範囲など）
33　温度変化の影響をうけずらいトポロジーか
34　整流用電解は熱設計必要
35　電流に応じたパターン設計をするための注意点抽出
36　熱経路をパターンでとる予定のもの抽出
37　シールドループなどパターンに必要な所抽出
38　チェックピン位置の妥当性
39　振動に弱い素子

---