VerilogHDL文法の基礎 - littlefield @ ウィキ

function文

• • • assign文よりより複雑な回路に用いる

function データ長　ファンクション名:
begin
信号宣言:
　　機能記述
end
end process

---

alway文

• • • イベント式に記述した信号に変化が起こった場合，機能記述に書いた文を実行する。トリガーの役割をする。

always @ (イベント名)
begin
　　機能記述
end

---

if文

• • • 条件が成立するか否かで実行する処理を選択する。選択された処理はシーケンシャルに実行される。

if (条件)
　　順次処理１;
else
　　順次処理２;

---

case文

• • • 信号の値によって実行する処理を選択する。

case(信号)
　　値１:処理１;
　　値２:処理２;
　　…
default:処理n;
endcase

---